Cerebras führt einen 7-nm-Prozess für seine Chips auf Waferebene ein

CerebrasSystems hat letztes Jahr um diese Zeit einen Deep-Learning-Chip CerebrasWSE (WaferScaleEngine) auf Waferebene mit einer Größe von 215 × 215 Quadratmillimetern veröffentlicht. Nimmt fast die Größe eines ganzen Wafers ein. Der gesamte Chip verfügt über 1,2 Billionen Transistoren und 400.000 Kerne. Die Chipgröße erreicht 46.225 Quadratmillimeter und ist damit 56-mal größer als der derzeit größte GPU-Kern. Cerebras stellt weiterhin neue Rekorde auf.

Auf der diesjährigen HotChips-Konferenz sagte Cerebras, dass der gesamte Chip jetzt 2,6 Billionen Transistoren und 850.000 Kerne haben kann, was mehr als dem Doppelten der vorherigen Spezifikationen entspricht. Die Implementierungsmethode ist jedoch tatsächlich sehr "einfach", da der letztjährige Chip im 16-nm-Verfahren von TSMC hergestellt wurde und jetzt nur noch durch die neueste 7-nm-Prozesstechnologie von TSMC ersetzt werden muss, um eine solche Leistung zu erzielen. Das Unternehmen gab an, den neuen Chip bereits im Labor eingesetzt zu haben.

Natürlich wird dieser neue Chip auf Wafer-Ebene der zweiten Generation immer noch die gleiche Chipfläche wie der Chip der ersten Generation haben, schließlich ist er durch die Wafergröße begrenzt. Darüber hinaus wird erwartet, dass das Unternehmen die interne Speicherkapazität des Chips erhöht und die Chipverbindungsrate erhöht, um die Bandbreite der Datenübertragung innerhalb des Chips zu erhöhen. Der letztjährige Chip der ersten Generation hatte eine Speicherbandbreite von 9PB / s, und die TDP eines solchen Chips betrug 15 kW.

Neben den Anwendungen zur Herstellung von Computerchips wie Cerebras haben Chips auf Waferebene auch Anwendungen im Speicher. Die neue Forschung, die Kioxia (ehemals Toshiba Storage) durchführt, besteht darin, SSDs auf Waferebene direkt herzustellen, indem alle Schneid-, Montage- und Verpackungsvorgänge in den traditionellen Flash-Speicher- und SSD-Herstellungsverfahren übersprungen werden, wodurch die Herstellungskosten erheblich gesenkt werden können. Und Lieferzeit, und erhalten Sie eine leistungsstarke Massendatenspeicherlösung.

Obwohl Kioxia das Konzept des "Festkörperantriebs auf Waferebene" vorgeschlagen hat, befindet es sich noch in der frühen Entwicklungsphase und ist für den tatsächlichen Markt und die Anwendung noch sehr früh. Der Chip auf Waferebene, der derzeit Aufmerksamkeit erregt, ist immer noch CerebrasWSE, und weitere Informationen über den CerebrasWSE der zweiten Generation können nur bekannt werden, wenn das Unternehmen das Endprodukt ankündigt.